PAT-NO:

JP02000357627A

DOCUMENT-IDENTIFIER:

JP 2000357627 A

TITLE:

CHIP TYPE ELECTRONIC COMPONENT

PUBN-DATE:

December 26, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

NISHIZAWA, KAORU YAMAKAWA, DAISUKE N/A N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI MATERIALS CORP

N/A

APPL-NO:

JP11168177

APPL-DATE:

June 15, 1999

INT-CL (IPC): H01G004/252, H01C007/00 , H01C007/04 ,

H01F027/00 , H01F027/29

, H01G004/12 , H01G004/38

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent the overflow of a plating film onto the

surface of a ceramic element assembly of a chip type electronic component by

forming a three-layer external electrode on both ends of the chip type

electronic component, with the average grain diameter of deposited particles of

a plating film in the second layer set within a specified range.

SOLUTION: The slurry made of the composite oxide magnetic material in the

Fe, Ni, Cu, and Zn system is laminated several times with

an inner electrode 2 contained inside to make a green sheet. After being dried, the green sheet is cut into chip-size pieces, which are baked to obtain element assemblies 1. On both sides of the element assembly 1, a metal sintered type electrode layer 3A is formed as a first layer of an external electrode electrically connected to the inner electrode 2. Then, an Ni plating film 3B as a second layer and a solder plating film 3C as a third layer are formed in order. Out of these three layers, the average grain diameter of deposited particles of the Ni plating film 3B in the second layer is set between 0.005

COPYRIGHT: (C) 2000, JPO

d1,2 1,2 1,2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-357627 (P2000-357627A)

(43)公開日 平成12年12月26日(2000.12.26)


(51) Int.Cl.7		識別記号	FΙ				5	テーマコード(参考)
H01G	4/252		H01G	1/14			С	5 E O O 1
H01C	7/00		H01C	7/00			В	5 E O 3 3
	7/04			7/04				5 E O 3 4
H01F	27/00		H01G	4/12		3 5	5 2	5 E O 7 O
	27/29		H01F	15/00			D	5 E O 8 2
		審査請求	浆髓 浆髓未	項の数1	OL	(全	6 頁)	最終頁に続く
(21)出願番号 特顧平11-168177		(71) 出願人	000006	264				
				三菱マ	テリア	ル株式	会社	
(22)出願日		平成11年6月15日(1999.6.15)		東京都	千代田	区大手	町1丁	目5番1号
			(72)発明者	香西澤	燕			
				埼玉県	秩父郡	横瀬町	大字横	瀬2270番地 三
				菱マテ	リアル	株式会	社セラ	ミックス工場内
			(72)発明者	首 山川	大輔			
				埼玉県	埼玉県秩父郡横瀬町大字横瀬2270番地 三			
				菱マテ	リアル	株式会	社セラ	ミックス工場内
			(74)代理人	100076	679			
				弁理士	富田	和夫	· (外	·1名)
		٠.						最終頁に続く

(54) 【発明の名称】 チップ型電子部品

(57)【要約】

【課題】 外部電極が3層で構成されるチップ型電子部品では、Niのメッキ膜で形成される第2層目が、第1層目の電極の範囲を超えてセラミックの素体上にまではみ出して成長し、電極間の短絡や電極間距離の変動が起こり、品質低下の原因となっていた。

【解決手段】 外部電極第2層目Niメッキ膜の析出粒子の平均粒径を0.005μm以上1.0μm以下に制御することにより、セラミック素体へのはみ出しのないメッキ膜の形成が可能となった。



【特許請求の範囲】

【請求項1】 セラミックを素体とするチップ型電子部 品であって、両端に3層からなる外部電極が形成され、 該外部電極の素体と接する第1層目は、金属が焼結して 形成されたものであり、第2層目は、Ni若しくはCu 若しくはこれらの合金のメッキ膜が第1層目を覆うよう に形成されたものであり、第3層目は、Sn若しくはハ ンダのメッキ膜が第2層目を覆うように形成されている 場合において、該第2層目のメッキ膜を形成する析出粒 子の平均粒径が0.005 m m 以上1 m m 以下であるこ 10 とを特徴とするチップ型電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明は、セラミックを素 体とする表面実装型チップ電子部品に係り、特に外部電 極のメッキはみ出しがなく品質が安定したチップ型電子 部品に係る。

[0002]

【従来の技術】積層セラミックコンデンサ、チップ型抵 抗、チップ型サーミスタ、LC複合EMIフィルタなど 20 のチップ型電子部品は、主としてセラミック焼結体から なるチップ状素体と、その内部に設けられた内部電極 と、その内部電極に導通するようにチップ状素体の両端 面に設けられた外部電極とにより構成されており、外部 電極を回路基板にハンダ付けすることにより実装され る。

【0003】このようにチップ型電子部品において外部 電極は、チップ型電子部品と基板上の回路とを接続する ためのものであり、その良否が製品自体の電気的特性、 機械的特性、信頼性に大きな影響を与える。

【0004】外部電極はこのように重要な役割をするの で、従来から材料や構造の面で種々の改良が重ねられて おり、現在は、主として図2(イ)に示す3層構造のも のが用いられている。

【0005】以下図2(イ)に従って、従来の3層の外 部電極について説明する。素体1と接する第1層目3A は、貴金属焼結体の膜から形成されている。この膜はA g、Pd、Pt、Auなどの貴金属粉末と、無機結合材 と、有機ビヒクルとを混練、得られた導電性ペーストを チップ状素体の両端面に塗布した後、500℃~800 40 ℃の温度で焼成して形成される。このようにして形成さ れた第1層目を、直接ハンダを介して回路基板に実装し ようとすると、Agなどの第1層目を構成する成分がハ ンダに吸収されて接着力が小さくなるいわゆるハンダ食 われ現象が起きる。そこで、このハンダ食われ現象を防 止する目的で、第1層目の貴金属層の表面にNiのメッ キ膜である第2層目3Bが形成される。しかし、このN iメッキ膜が酸化するとハンダとの付着性が悪くなる。 そこで、Niメッキ膜の酸化を防止する目的で、第2層

る第3層目3Cが形成される。第3層目としてSnやハ ンダのメッキ膜を用いるのは、Niメッキ膜やハンダと の相性がよいので剥離の心配がないことによる。上記で 説明した第2層目及び第3層目のメッキ膜の形成は、直 流連続印加方式による電解バレルメッキ法により行われ ている。

[0006]

【発明が解決しようとする課題】しかし、直流連続印加 方式による電解バレルメッキで形成された第2層目のN iメッキ膜及び第3層目のSn若しくはハンダメッキ膜 は、図2(イ)20若しくは図2(ロ)20のように貴 金属で形成された第1層目の外部電極の範囲を超えて素 体の表面にまではみ出していることが多く、以下のよう な不都合が生じていた。

【0007】**②** メッキ膜が素体面に不規則にはみ出す ので、電極間の距離が変化し製品の絶縁抵抗値や静電容 量値などの品質が変動する。

② メッキ膜が素体面にはみ出すので、電極間距離が短 くなりハンダでの実装時に外部電極間で短絡することが ある。

③ メッキ膜が素体面にはみ出すと製品の見かけが悪く なる。

【0008】そこでこの対策として、メッキ時の電流値 を低くしたり、メッキ時間を短くすることによって析出 するNiの量を少なくして、メッキのはみ出し量を少な くすることが考えられる。しかし、この場合メッキ膜が 薄く不完全なものとなるので、ハンダ食われ現象を起こ す可能性が強い。

【0009】本発明は、上記従来技術の問題点を解決し 30 て、メッキ膜がセラミックの素体面にはみ出して形成さ れていない高品質で信頼性の高いチップ型電子部品を提 供することを目的とする。

[0010]

【課題を解決するための手段】そこで、上記従来技術の 問題点を解決すべく、従来の直流連続印加方式による第 2層目の電解バレルメッキ法を解析した結果、従来のメ ッキ法では析出する粒子の平均径が2μm以上と粗いの が原因で、メッキ膜がセラミックの素体の上にまではみ 出して形成されるのではないかと考察し、第2層目のメ ッキで析出する粒子を細かくすることを検討した結果本 発明を成すに至った。

【0011】上記目的を達成するための請求項1の発明 は、セラミックを素体とするチップ型電子部品であっ て、両端に3層からなる外部電極が形成され、該外部電 極の素体と接する第1層目は、金属が焼結して形成され たものであり、第2層目は、Ni若しくはCu若しくは これらの合金のメッキ膜が第1層目を覆うように形成さ れたものであり、第3層目は、Sn若しくはハンダのメ ッキ膜が第2層目を覆うように形成されたものである場 目のメッキ膜の上にSn若しくはハンダのメッキ膜であ 50 合において、該第2層目のメッキ膜の析出粒子の平均粒

径が0.005μm以上1μm以下であることを特徴と するチップ型電子部品である。

【0012】本発明のチップ型電子部品は、外部電極第2層目のメッキ膜の析出粒子の平均粒径を0.005μm以上1μm以下にすることにより、セラミックの素体部分にはメッキ膜が形成されずに、第1層目の金属膜が形成されている部分にのみメッキ膜が形成される。その結果、実装時にハンダにより外部電極間が短絡されることがなく、外部電極間の間隔が一定するので製品の信頼性が高く、外観の良い高品質のチップ型電子部品が提供さ 10れる。

【0013】本発明において、外部電極の第1層目は焼結した金属を主体として構成されている。金属としては、Ag、Pd、Au、Pt、Rh、Ni、Cuの単味若しくはこれらの2種以上の合金若しくはこれらの金属を主体とした合金が用いられるが、実用的には、Ag、Pd、Pt、Auなどの貴金属の単味、若しくはAg/Pd系合金がよく用いられる。

【0014】第1層目の上に電気メッキ法によって形成される第2層目は、Ni、Cuなどの金属若しくはこれ 20 らを主体とした合金で形成されるが、主としてNiメッキ膜が用いられる。Niメッキ膜が用いられるのは、ハンダ食われを防止する効果が他の金属より大きいからである。

【0015】本発明においては、第2層目のNiメッキ膜の形成には、従来の直流連続印加方式によるメッキ法ではなく、パルス電流印加方式によるメッキ法が用いられる。パルス電流印加方式を用いるとNiメッキ膜の析出粒子が微細になるからである。なお、Niメッキ膜の析出粒子の大きさの調整は、パルス間隔や印加電流の調整によって可能であり、パルスのオンオフの繰返しを一定とした場合には、印加電流を低くする方が析出粒子径が大きくなり、印加電流を一定とした場合には、オンオフの繰り返しを短周期にした方が析出粒子が小さくなる

【0016】本発明においては、外部電極第2層目のメッキ膜の析出粒子の平均粒径が0.005μm以上1.0μm以下であることが必要である。析出粒子の平均粒径が1.0μmを超えると第1層目の貴金属電極の範囲を超えて素体の上にはみ出してメッキ膜が形成されるの40で、本発明の目的を達することができず、また、平均粒径が0.005μm以下であるとメッキ膜の成長が遅く製造に長時間を要することになり、結果として製品のコストが高くなる。

【0017】本発明において、第2層目のメッキ膜の析 出粒子の平均粒径を1μm以下と細かくすると、メッキ * * 膜が第1層目の貴金属電極の範囲を超えないのは、析出する粒子が細かいほどメッキ膜の成長が緩やかで緻密なメッキ膜が形成されるので、貴金属電極の範囲を超えてメッキが成長するには至らないからであり、逆に析出する粒子が粗いとメッキ膜の形成が急で、メッキ膜も粗であるために貴金属電極の範囲を超えてメッキ膜が成長する。外部電極第3層目は、Sn若しくはハンダメッキ膜によって形成される。これらのメッキ膜は、Niメッキ膜との相性がよく、またSnはハンダの主成分であるために、ハンダを用いて実装するときに不都合を生じることがない。

【0018】以下に、図1に基づいて本発明の実施の形態を説明する。

【0019】図1は、LC複合型EMIフィルタに本発明が適用された例である。

【0020】図1のLC複合型EMIフィルタ10Aは、表面実装型のノイズ対策用のチップ型電子部品であり、次の手順に従って作製される。

- の 内部電極2を内包するようにしてFe、Ni、Cu、Zn系複合酸化物磁性体の材料のスラリーを複数回 積層してグリーンシートを作製する。
- ② グリーンシートを乾燥した後にチップサイズに切断、これを焼成して素体1を得る。
- ③ 素体1の両端に、内部電極2と電気的に接続された 外部電極の第1層目の金属焼結型電極層3Aを形成す る。ついで第2層目のNiメッキ膜3B及び第3層目の ハンダメッキ膜3Cを形成する。

【0021】ここで、セラミック磁性体としては、上記Fe、Ni、Cu、Zn系複合酸化物磁性体以外にFe、Ni、Zn系やMn、Ni、Co系などの複合酸化物磁性体を用いることができる。また、これら磁性体とチタン酸バリウムや鉛複合ペロブスカイトなどの強誘電体との複合体を素体とするLC複合型EMIフィルタにも本発明を適用することができる。

[0022]

【発明の実施の形態】以下に本発明の実施の形態を説明するが、本発明はその趣旨に反しない限り、ここで説明する発明の実施の形態に限定されるものではない。特に本発明に係るチップ型電子部品の外部電極第2層目以外の部分の構造や作製方法などは、ここで、説明するもの以外にそれぞれのチップ型電子部品に適した構造や作製方法が存在する。

【0023】外部電極第2層目をNiメッキ膜として形成するときのメッキ浴や電流印加方法などの条件は以下のとおりである。

(1) Niメッキ浴(水溶液)の組成と環境

硫酸ニッケル (NiSO4・6H2O) 塩化ニッケル (NiCl2・6H2O) スルファミン酸ニッケル $300\sim500g/1$ $10\sim30g/1$ $30\sim50g/1$

5 ホウ酸 PH値

浴温

【0024】本メッキ浴に硫酸ニッケルを添加するの は、ニッケル源として安価で、かつ、品質が安定してい るからである。塩化ニッケルは水に対する溶解度が大き く、かつ、拡散常数が硫酸ニッケルの2倍あるので、メ ッキ膜の析出速度を大きくするために添加する。また、 塩化ニッケルは金属ニッケルを不動態化しにくいので、 金属ニッケルの陽極からの溶解を促進する。スルファミ 10 ン酸ニッケルは水に対する溶解度が高く、溶液中のニッ ケルイオン濃度を高めることができるので、メッキ膜の 析出速度を大きくするために用いる。ホウ酸はPH緩衝 材として用いる。PH値は、3.5以下にすると析出し たNiが再溶解し、5.5より高いとNiイオンの溶解 度が低くなるので3.5~5.5の範囲とする。メッキ 液の浴温は40℃以下になるとメッキ膜析出速度が低 下、60℃以上となると水の蒸発が盛んになりNiイオ ンの濃度が不安定となるので、40℃~60℃の範囲で 調整する。

【0025】(2)電流印加方式 電源は、パルス電流印加電源を用いる。

印加電流

20~100A

ONタイム

 $0.1 \sim 9.0 \, \text{ms}$ $0.5 \sim 100 \, \text{ms}$

OFFタイム

【0026】パルス電流印加電源を用いる場合の印加電 流の範囲は、メッキ処理を行う物の数量や大きさによっ て異なるが、20 A未満ではメッキ析出速度小さく、1

00Aを超えるとメッキ膜が均一性を失うので20~1 00Aとする。パルス印加のONタイムは0.1~9.*30

> 硫酸ニッケル (NiSO4・6H2O) 塩化ニッケル (NiCl2・6H2O)

スルファミン酸ニッケル ホウ酸

PH値

浴温

撹拌

【0031】(1)試料の作製

Fe、Ni、Cu、Zn系複合酸化物磁性体と鉛複合系 のペロブスカイト系誘電体とを所定の割合で混合、これ 40 を圧縮して板状に成形した後、これを切断し、1.9m $m \times 1$. $1 mm \times 0$. 9 mm O f y T b l c. O V T. 1000℃で焼成してセラミックスの素体を作製した。 この素体の長手方向の両端に上記条件で外部電極を、ま た、長手方向中央部の両側に接地電極を同様にして形成 し、供試試料とした。この場合内部電極は、図1に示す 形式で作製した。なお、電流の印加は表1に示す条件で 行った。

【0032】(2)評価試験の内容

上記条件で作製したLC複合EMIフィルタについて以※50 **②**電着状態の観察

 $10 \sim 50 \, \text{g/l}$ 3.5~5.5 40~60℃

*Omsが適当である。OFFタイムはONタイム長短に よって異なるが、0.5~100msが適当である。し かし、メッキ膜のNiの析出粒子が大きくなるので、O FFタイムをONタイムより短くすることはできない。 【0027】なお、本発明は、上記LC複合型EMIフ ィルタ以外に、チップ型サーミスタ、チップ型抵抗、チ ップ型インダクタ、積層セラミックコンデンサなどにも 適用できる。

[0028]

【実施例】以下に、実施例をもとに、本発明をさらに具 体的に説明する。

【0029】本実施例では、図1に示すチップ型のLC 複合型EMIフィルタの外部電極第2層目のNiメッキ 条件を変えることによって、メッキ膜の析出粒子の粒径 を変化させ、作製した各試料について後に説明する評価 試験を行った。また、従来の直流連続印加方式によるN 20 i メッキ膜の形成方法を比較例として同時に試験を行っ た。なお、本実施例では、外部電極の第1層目はAg 膜、第3層目はハンダメッキ膜とし各々一定条件で形成 した。

【0030】具体的には、外部電極第2層目Niメッキ 膜の析出粒子の大きさは、Niメッキ浴の構成を下記に 示す条件で一定とした上で、パルス電流印加タイムや印 加電流値を変えることによって、変化させた。なお、メ ッキ開始より終了までの積算電流値は、いずれの試験例 でも1500A・sで一定とした。

400g/115g/140g/130g/1 4.3 45±5℃ ポンプによる連続撹拌

※下の特性試験を行った。

●N i メッキ膜の析出粒子の粒径の測定

各実験例毎に、外部電極の形成が終わった試料1個につ いて、走査型電子顕微鏡で第2層目のNiメッキ膜の析 出粒子の粒径の測定を行った。測定は試料中の任意に抽 出された100個の粒子について、最長軸とこれと直交 する軸の径を測定、双方の値を平均して各粒子の粒径と した。そして各結晶の粒径100個を平均してNiメッ キ膜の析出粒子の平均粒径とし、これを表1に表示し た。表1に示すように、従来の直流連続印加方式ではN iメッキ膜の析出粒子の平均粒径は2μmを超えている が、パルス電流印加方式では1μ叫以下となっている。

7

各実験例毎に、外部電極の形成が終わった試料500個を抽出して、光学顕微鏡(4倍)でメッキの状態を観察し、第1層目を0.1mm以上はみ出してメッキ膜が形成された箇所のある試料の数を、メッキ不良数として表1に表示した。表1で明らかなように第2層のNiメッキ膜の結晶の平均径が1μm以下であるとメッキ不良は発生していない。

*他に、製品の信頼性を確認するために、所定の高温負荷 試験、耐湿負荷試験及び外部電極のハンダ付着性の試験 を行ったが、比較例を含めた全試料が合格であり、本発 明品の品質が実用的に問題がないことが証明された。

【0033】表1に上記試験の結果を示す。

[0034]

【表1】

3その他の試験

	電流	オ ン	オフ	印加	メッキ膜の	メッキ
試料名	印加	タイム	タイム	101 流	結晶粒子平	不良数
	方 式	(ms)	(ms)	(A)	均径(μm)	(個)
実施例1	パルス	5	10	50	0.06	0
実施例2	パルス	9	2 0	5 0	0.01	0
実施例3	パルス	0.1	1	5 0	0.007	0
実施例4	パルス	5	10	90	0.03	0
実施例5	パルス	5	10	3 0	0.6	0
実施例 6	パルス	5	10	2 5	0.9	0
比較例1	直流	_		1 5	2. 2	175
比較例 2	直流	—	_	20	2. 8	468

[0035]

【発明の効果】本発明のチップ型電子部品は、外部電極 20 第2層目メッキ膜の析出粒子の平均粒径を0.005μ m以上1.0μm以下にしたので、外部電極第2層目及び第3層目のメッキ膜が第1層目をはみ出して素体上に形成されいない。したがって、実装時に外部電極間で短絡することがなく、外部電極の間隔が一定なので電子部品として諸性質が一定し、かつ、実装後のハンダの剥離がなく、高温及び高湿の環境下での耐久性が保証された信頼性の高いチップ型電子部品を提供できた。

【図面の簡単な説明】

【図1】本発明を適用したLC複合型EMIフィルタの 30 縦断面図である。


【図2】(イ)従来のチップ型電子部品の外部電極の構※

※造を図示した断面図である。

20 (ロ)外部電極のメッキはみ出しを、LC複合型EMI フィルタを例に図示した斜視図。


【符号の説明】


- 1 素体
- 2 内部電極
- 3 外部電極
- 3A 外部電極第1層目
- 3B 外部電極第2層目
- 3C 外部電極第3層目
- 4 接地電極
- 10 チップ型電子部品
- 10A LC複合型EMIフィルタ
- 20 メッキはみ出し



【図2】







フロントページの続き

(51) Int. Cl. ⁷

識別記号

FI HO1F 15/10

テーマコード(参考)

H 0 1 G 4/12 4/38 352

H01G 4/38

В

Fターム(参考) 5E001 AB03 AE00 AE02 AE03 AF00

AFO6 AHO7 AHO8 AJO3

5E033 BC01 BG03 BH02

5E034 DA07 DC01 DC09

5E070 AA05 AB01 BA12 CB03 CB13

CCO1 EA01 EB03

5E082 AA01 AB03 BB01 BC19 DD08

DD09 FG06 FG26 FG54 GG10

GG11 GG26 GG28 JJ03 JJ05

JJ12 JJ21 JJ23 LL02 LL03

MM22 PP09